ループフィルタの設計

 

 PLLの中心部 ループフィルタの設計、と言っても下の参考文献のとおりに設計するだけですが(^^;

VCO のゲイン Kvco
前ページの定数(C3=100pF、R4+VR1=約7kΩ、電源電圧4V)の時の 74HC4046 のVCOの発振周波数は、実測値で
 5.3MHz @2.5V
 4.3MHz @2.0V
 3.3MHz @1.5V
でしたので、
Kvco = 2π * (5.3 - 3.3) * 10^6 / (2.5 - 1.5) = 12.6 * 10^6 (rad/s/V)

位相比較器のゲイン Kpc
前ページのタイミングチャートのとおり、位相比較器の出力は -π〜π で電源電圧フルスイング
(ただし、スイッチングダイオードの順方向電圧2つ分 約1V を引いた物)となりますので、
Kpc = (4 - 1) / 2π = 0.48 (V/rad)

ループ利得が1となる周波数 fc
fc = Kvco * Kpc / 2π = 12.6 * 10^6 * 0.48 / 2π = 960 (kHz)

実際には、EFM信号の 3T〜11T によって分周されることになり、
高い方の周波数 fh = fc / 3 = 960 / 3 = 320 (kHz)
低い方の周波数 fl = fc / 11 = 960 / 11 = 87.3 (kHz)
それらの中心周波数 fm = √(fh * fl) = √(320 * 87.3) = 167 (kHz)
その比 fh/fl = 3.66

ラグリードフィルタ
フィルタ回路図
いくつかの特性を実験した結果、フィルタの平坦部の減衰量Mは -10dB (1/3) が最もCDPのPLLの特性に近かったので、
fM = fm / 3 = 167 / 3 = 56 (kHz)
文献(1)のパッシブフィルタの正規化表を用いれば、M=-10dB 位相遅れ 30°で、中心周波数比 3.66 の時の
fH の倍率 = 約3.3
fL の倍率 = 約0.48
よって、
fH = 56 * 3.3 = 185 (kHz)
fL = 56 * 0.48 = 27 (kHz)

ここで R2 = 3kΩ を用いることとすると、
M = 1/3 = R2 / (R1 + R2) なので、
R1 = 6kΩ (6.2kΩ)

1 / (2π * C2 * R2) = fH より、
C2 = 1 / (2π * R2 * fH) = 1 / (2π * 3000 * 185000) = 290 * 10^-12 = 290 pF (330pF)

1 / (2π * (C1 + C2) * R2 = fL より、
C1 + C2 = 1 / (2π * R2 * fL) = 1 / (2π * 3000 * 27000) = 1960 * 10^-12 = 1960 pF
C1 = 1960 - 290 = 1700 pF (1800pF)

結果を EDWin2000 の評価版 の Mixed Mode Simulator で確認してみました。
 (FILTEPB.LZH (3KB) そのプロジェクトファイルです。 読み込んで使用できます)
フィルタ特性図
27kHz〜185kHzで位相遅れは最大40°程度ですので、安定して動作することが見込まれます。

比較周波数 4.32MHz での減衰度は -33dB ほどで若干少ないようですが、前述の通り CDPのPLLとほぼ同じ特性になっているので良しとします(^^;

備考

電源電圧 5V で使用する場合
ここでの電源電圧は 4V でしたが、他の CD-ROM/CD-Rドライブ に接続する時の為に、一般的な 5V の時の特性を考えてみることにします。

VCO のゲイン Kvco は、前ページのままで電源電圧 5V の時のVCOの発振周波数は、
 5.2MHz @3.0V
 4.3MHz @2.5V
 3.5MHz @2.0V
でしたので、
Kvco は、約-15% となります。

位相比較器のゲイン Kpc は、電源電圧を 5V にすると、スイングが 3V→4V になるため、約+33% となります。

よって fc は、約+13% となります。
本来はフィルタを計算しなおした方が良いかもしれませんが、まあこの程度ならそのままでもそれほど差し支えないと思います。
ただ、もしVR1の調整範囲が足りずにロックできない場合のために、C3 に並列に 15〜20pF を追加しておくとよいかもしれません。

または、LM2940等の低損失レギュレータを入れて、追加基板側は4Vのままで使うのも良いかもしれません。
ただしその場合は、保護の為にASYO(EFM)入力に数kΩの抵抗+クランプダイオードを入れておいてください。

位相比較器のダイオードをショットキタイプに変更した場合
とりあえずどこにでも転がっている?汎用スイッチングダイオードを用いていますが、これを順方向電圧が低いショットキバリアダイオード(1SS106等)に変更して位相比較器のゲインを上げることが考えられます。
電源電圧 4V の時に変更すると、 低下電圧が約0.2Vとなるため、Kpcは 約+27% になります。
電源電圧 5V の時に変更すると、 Kpcは 約+60%、Kvco と合わせて 約+36% になります。
これぐらい変わると、計算しなおす必要があるでしょう。

例えば、電源電圧 5V の時は、フィルタの平坦部の減衰量Mは -12dB (1/4) にできるでしょうから、
fM = fm' / 4 = 167 * 1.36 / 4 = 57 (kHz)
M=-12dB の時の
fH の倍率 = 約3.0
fL の倍率 = 約0.4
として
fH = 57 * 3 = 171 (kHz)
fL = 57 * 0.4 = 23 (kHz)
ここで R2 = 2kΩ を用いることとして、
M = 1/4 = R2 / (R1 + R2) で、
R1 = 6kΩ (6.2kΩ)
C2 = 1 / (2π * R2 * fH) = 1 / (2π * 2000 * 171000) = 465 * 10^-12 = 465 pF (470pF)
C1 + C2 = 1 / (2π * R2 * fL) = 1 / (2π * 2000 * 23000) = 3460 * 10^-12 = 3460 pF
C1 = 3460 - 465 = 3000 pF (3300pF)
4.3MHzでの減衰度も約-37dBと少し大きくなります。
まあ、あまり変わらないといえば変わらないですが(^^;;


参考文献

(1) PLL回路のループフィルタ トランジスタ技術 2000年10月号 P.250 遠坂俊昭 (CQ出版社)
(2) PLLの基本動作とループフィルタの設計 トランジスタ技術 1999年6月号 P.230 古川修 (CQ出版社)
(3) PLLの基礎とループフィルタ設計の要点 トランジスタ技術 1997年10月号 P.309 遠坂俊昭 (CQ出版社)
(4) 汎用アナログPLL IC トランジスタ技術 2001年3月号 P.249 遠坂俊昭 (CQ出版社)
(5) CD74HC4046A Data sheet 2000  (Texas Instruments Incorporated)
(6) 74HC4046A Data sheet 1997 (Philips Semiconductors)


Home